<big id="ufkru"><menu id="ufkru"></menu></big>

    1. <mark id="ufkru"><ol id="ufkru"></ol></mark>

      1. <mark id="ufkru"><u id="ufkru"><span id="ufkru"></span></u></mark>

      2. <tt id="ufkru"><pre id="ufkru"></pre></tt>

        登錄 | 注冊 | English

        研發工具

        首頁  >  研發工具  >  V流程詳細設計驗證階段  >  Modelsim — FPGA 仿真驗證工具

        Modelsim — FPGA 仿真驗證工具

                ModelSim 是工業界應用廣泛的語言仿真器,它提供友好的調試環境,作為FPGA、ASIC 設計的RTL 級和門級電路仿真,是單一內核支持VHDL 和Verilog 混合仿真的仿真器。它采用直接優化的編譯技術、Tcl/Tk 技術、和單一內核仿真,編譯仿真速度優越,編譯的代碼與平臺無關,便于保護IP 核,具有個性化的圖形界面和用戶接口,為用戶加快調試提供強有力的手段。全面支持VHDL 和Verilog 語言的IEEE 標準,以及IEEE VITAL 1076.4 - 95 標準,支持C 語言功能調用, C 的模型,基于SWIFT 的SmartModel 邏輯模型和硬件模型。

         

         

        產品介紹

        • 采用直接編譯結構,編譯仿真速度高
        • 單一內核無縫地進行VHDL和Verilog混合仿真
        • 與機器和版本無關,便于數據移植和庫維護
        • 與機器無關的編譯代碼便于保護和利用IP
        • 簡單易用和豐富的圖形用戶界面,快速全面調試
        • Tcl/Tk用戶可定制仿真器
        • 完全支持VHDL/Verilog、SystemVerilog國際標準
        • 支持眾多的ASIC和FPGA廠家庫
        • 集成的Performance analyzer幫助分析性能瓶頸,加速仿真
        • 靈活的執行模式,Debug模式可以進行高效的調試,效率模式大幅度提高仿真速度
        • 同一波形窗口可以顯示多組波形,并且能進行多種模式的波形比較(Wave Compare)
        • 先進的Signal Spy功能,可以方便地訪問VHDL 或者 VHDL和Verilog 混合設計中的下層模塊的信號,便于設計調試
        • 支持加密IP
        • 支持System C調試器,支持用C語言完成測試平臺和模塊

         

        產品特點

        • Debug&仿真分析

         

         

        • 代碼覆蓋率

         

         

        • Test Bench

         

         

        關于恒潤
        企業簡介
        企業理念
        企業資質
        新聞中心
        恒潤在全球
        誠聘英才
        校園招聘
        實習生招聘
        社會招聘
        走進恒潤
        常見問題
        市場活動
        在線研討會
        線下活動
        微信課堂
        用戶社區
        資料下載
        恒潤月刊
        用戶留言
        個人中心
        PMT留言
        相關鏈接
        達索公司
        IBM-中國
        聯系我們
        電話:010-64840808
        郵箱:market_dept@hirain.com
        版權所有 ? 北京經緯恒潤科技有限公司 京ICP備18000642號-1 京公網安備11010802017344號 網站地圖 | 招聘信息 | 法律聲明 | 隱私保護
        激情性爱视频全集黄色 - 视频 - 在线观看 - 影视资讯 - 妞妞网